上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。那么你对上拉电阻了解多少呢?以下是由小编整理关于什么是上拉电阻的内容，希望大家喜欢!

上拉电阻的概念

上拉电阻就是从电源高电平引出的电阻接到输出端。

1、如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。

2、如果输出电流比较大，输出的电平就会降低(电路中已经有了一个上拉电阻，但是电阻太大，压降太高)，就可以用上拉电阻提供电流分量， 把电平“拉高”。(就是并一个电阻在IC内部的上拉电阻上，这时总电阻减小，总电流增大)。当然管子按需要工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。

上拉电阻的作用

1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须使用上拉电阻，以提高输出的高电平值。

3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。

6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻的注意事项

需要注意的是，上拉电阻太大会引起输出电平的延迟。(RC延时)

一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。

下拉电阻：和上拉电阻的原理差不多， 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。

上拉电阻的使用原因

一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。

数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定!

一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似于一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上拉电阻，也就是说，该端口正常时为高电平;C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻。

上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流，下拉电阻是用来吸收电流。